すべての電子回路は下の写真のようにICをプリント配線板の上に半田付けして作られます。
電子回路を内蔵している電子機器が持ち運びできるようにするため、電子回路の小型化が進み、下の写真でみられるように超小型のIC、超狭ピッチのプリント配線板を用いて電子回路が作られています。
プリント配線上に作られた電子回路の一例
（もし製造時に不良が発生していても簡単には発見できなくなってしまっています）
現在使われているICの一例(「QFP(Quad Flat Package)」という型のもの）
その一方で、製造される電子機器が高機能化しているため、今やプリント配線板の上には非常に複雑な機能を持つ電子回路が作られています。その結果、半田付け時に発生した「不良」の発見が非常に困難となっており、それを発見する有力な検査法の開発が急がれています。
現在、発生する不良の大部分は、半田ブリッジ等による「ショート不良」と、半田不良などによる「オープン不良」です。ショート不良に関しては従来から使われてきた論理値テスト法や電流テスト法で十分検出することができます。それに対し、オープン不良はどのような故障の影響が発生するか精確に予測できないため、論理値テスト法や電流テスト法では見逃してしまう場合があります。オープン不良は現在、人間による目視検査もしくはそれを自動化した検査法、つまり、カメラ画像やX線画像を撮影し画像処理手法を適用する方法で発見しています。しかし、一見正しくつながっているように見えても、電気的にはオープンしている場合があります。その場合、それらの検査法ではそのオープン不良を見逃してしまうことになります。
実は、オープン不良が発生すると、検査時には正常に動作していても、ある温度以上になると突然、機能不良を発生する場合があります。そのため、オープン不良は検出しなければならない不良でありながら、現在の検査法では十分発見できない不良の一つとなっています。現在、オープン不良が非常に発生しやすくなっていることから、オープン不良を検査する検査法の開発が社会的にも強く要求されています。
プリント配線板製造時にプリント配線板に発生するオープン不良は従来のベアボードテスタを用いて発見することができます。しかし、プリント配線板の上にICをはんだ付けする際に、はんだ付け不良により発生する「ピンオープン」と呼ばれるオープン不良を発見する強力な検査法は未だ開発されていません。そこで、我々は、現在、ピンオープンを検出する検査法を開発中です。
我々は現在、３種類の検査法を開発中で、それらはいずれも電気的検査法に分類できるものです。これらの検査法は将来、半田付けなどの回路実装時に発生する不良を検出するために行われる検査（「ボードテスト」と呼びます）への応用が期待されます。
 ボードテストとは？ |
 ICの設計とテストへ |
 低消費電力設計へ |
